Vous serez responsable d'un flux de vérification basé sur UVM et contribuerez à un développement matériel passionnant et à fort impact, au sein d'une équipe de R&D collaborative au cœur de l'écosystème technologique de la Côte d'Azur. Solide expérience en conception RTL et en vérification basée sur UVM Maîtrise de Verilog / SystemVerilog / VHDL Connaissance des outils EDA tels que Questa, VCS ou Xcelium Connaissance des IP SoC (Ethernet, USB, DDR, etc.) Solides compétences en script (Python, TCL), environnement Unix et Git Maîtrise de l'anglais ; la maîtrise du français est un plus Master ou équivalent dans un domaine pertinent Diriger et gérer les flux de vérification pour les IP matérielles complexes Soutenir la livraison des projets et l'intégration à long terme des produits IP