<p><strong>Pour accompagner la croissance de notre activité en Power Management et répondre aux besoins de nos client(e)s en termes de densité, de consommation d’énergie et de fréquence de fonctionnement de leurs circuits intégrés, nous recherchons un(e) Ingénieur(e) Vérification IP (H/F), basé(e) à Meylan (38).</strong></p> <p>En tant que membre d’une équipe pluridisciplinaire, vous participerez à la validation de produits visant à optimiser l’efficacité énergétique des circuits de nos clients, dans des domaines tels que l’Edge-IoT, l’automobile et le calcul haute performance (HPC).</p> <p>Vous contribuerez à définir et mettre en œuvre des stratégies de vérification efficaces permettant de réduire les temps de validation tout en maximisant la couverture, et ce afin d’atteindre les objectifs de performance et de consommation d’énergie pour des produits tels que le<strong> Maestro Power Manager Unit (PMU)</strong>, le capteur de marge distribué <strong>Meerkat</strong>, ou encore des systèmes d’optimisation de la puissance comme <strong>ABB </strong>et <strong>AVS</strong>.</p> <p>Pour les IPs à destination du marché automobile, vous contribuerez à la vérification des exigences <strong>ISO</strong> <strong>26262</strong> et accompagnerez les concepteurs(rices) dans le choix des stratégies visant à améliorer la robustesse face aux fautes permanentes ou transitoires.</p> <p><strong>• Vérification :</strong><br />En tant que référent(e) de la vérification fonctionnelle et power-aware des produits, vous travaillerez en étroite collaboration avec les tech leads H/F et les concepteurs(rices) afin de définir les objectifs et stratégies de vérification à partir des spécifications produits.</p> <p>Définir le plan de vérification (méthodologie basée sur la couverture)</p> <p>Estimer les coûts et les délais</p> <p>Développer et déboguer un environnement de vérification avancé basé sur <strong>UVM</strong></p> <p>Développer la stratégie de couverture et les tests pour des IPs paramétrées (<strong>SystemVerilog</strong>)</p> <p>Réaliser les vérifications fonctionnelles, de performance et de consommation</p> <p>Identifier les blocs manquant de robustesse face aux fautes et proposer des mécanismes de sécurité adaptés</p> <p>Assurer le support à l’équipe de conception tout au long du projet</p> <p><strong>• Méthodologie :</strong><br />Exploiter les dernières techniques, outils et technologies pour les activités de vérification</p> <p>Contribuer à l’amélioration continue et à la maintenance de la méthodologie et du flot de vérification</p> <p>Former et accompagner les membres de l’équipe impliqués dans les activités de vérification</p> <p><strong>• Exécution de projet :</strong><br />Apporter un support interne et des recommandations sur les activités liées à la vérification</p> <p>Participer à l’évaluation, la mise en place et l’exécution des projets en collaboration étroite avec les tech leads H/F, chef(fe)s de projet et autres membres de l’équipe.</p><p><strong>Vous êtes sur le point de devenir un(e) Dolphin...</strong></p> <p><strong>Vous êtes diplômé(e) d’une école d’ingénieur(e) ou titulaire d’un Master (Bac+5) et justifiez d’au moins 5 ans d’expérience sur un poste similaire.</strong></p> <p>Vous avez un bonne maîtrise de la méthodologie <strong>UVM </strong>et êtes à l’aise dans des environnements de vérification complexes</p> <p>Connaissance des techniques de <strong>couverture</strong> <strong>fonctionnelle</strong>, capacité à développer des stimulus dirigés et aléatoires contraints</p> <p>Expérience en <strong>codage</strong> <strong>RTL </strong>(Verilog, SystemVerilog), <strong>lint</strong>, vérifications <strong>CDC/RDC</strong></p> <p>Connaissance des méthodologies <strong>low-power </strong>avec les standards <strong>UPF 2.0 / 2.1 </strong>et des outils de vérification statique associés</p> <p>Maîtrise des <strong>outils</strong> <strong>EDA </strong>(Cadence, Mentor, Synopsys) couvrant l’ensemble du flo