L'objectif est de développer nos compétences pointues en semi-conducteur en Europe, afin de répondre aux besoins de nos clients mondiaux sur des nœuds technologiques à l'état de l'art (3nm, 18A).   Vos missions principales seront les suivantes :   Définition et spécification d'architectures d'ASIC (Fonctionnelle et Testabilité)  Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.  Vérification de la modélisation dans un environnement ASIC (UVM, .)  Implémentation & simulation du Design For Test (DFT, ATPG)  Design physique du circuit jusqu'au GDSII (Synthèse, Placement,Routage, DRC, LVS)  Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C .)  Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)  Conception de module RTL (IP) et intégration-création de Top  Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM)  Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG  Poste à pourvoir en CDI à Aix en Provence - 13 Capgemini, entreprise handi accueillante, conformément à la norme AFNOR NF X50-783, est également signataire de la charte de la diversité en entreprise. A compétences égales, priorité aux travailleurs handicapés et autres bénéficiaires de l'obligation d'emploi.