Descriptif du poste:\n\nLe poste\nVous intervenez sur la définition et la mise en œuvre des stratégies Design For Test (DFT) sur des architectures ASIC/SoC avancées.\nVotre rôle : garantir la testabilité, la couverture de test et la robustesse des designs tout au long du cycle de développement.\nVos missions\n* Définir les stratégies DFT adaptées aux architectures ASIC/SoC\n* Participer aux choix d'architecture et aux orientations techniques\n* Définir et piloter les méthodologies de test :\n* Scan\n* ATPG\n* MBIST\n* LBIST\n* JTAG / Boundary Scan\n* Intégrer les contraintes DFT dès les phases amont de conception\n* Collaborer avec les équipes architecture, RTL, verification, physical design et validation silicium\n* Suivre les objectifs de couverture de test et de qualité silicium\n* Participer aux problématiques de debug, bring-up et testabilité\n* Contribuer à l'amélioration des flows et méthodologies DFT\n* Accompagner les phases de tape-out et de validation post-silicium\n\n \n \n\nProfil recherché:\n\nEnvironnement technique\nVous pourrez intervenir sur des sujets tels que :\n* ASIC / SoC\n* Architectures multi-cœurs\n* RISC-V / ARM\n* Bus et interconnexions (AXI, NoC.)\n* PCIe\n* Secure Boot / Multi Boot\n* Safety / sûreté de fonctionnement\n* DFT avancé et diagnostic embarqué\nOutils et technologies possibles :\n* Tessent\n* Synopsys DFT Compiler\n* Cadence Modus\n* Verilog / SystemVerilog\n* UVM\n* STA\n* ATPG\nProfil recherché\n* Formation Bac+5 / Ingénieur en électronique, microélectronique ou systèmes embarqués\n* Expérience significative en DFT sur des projets ASIC/SoC\n* Bonne compréhension des architectures hardware complexes\n* Maîtrise des méthodologies de test et des flows de conception silicium\n* Connaissance des contraintes de timing, performance et industrialisation\n* Une expérience dans des environnements critiques ou normés est un plus\nQualités attendues\n* Esprit d'analyse et de synthèse\n* Vision architecture et système\n* Capacité à évoluer dans des environnements techniques complexes\n* Bon relationnel et travail transverse\n* Autonomie et rigueur\nInformations\n* Localisation : Grenoble ou Aix-en-Provence ou Toulouse ou Bordeaux ou Rennes ou IDF\n* Type de contrat : CDI\n* Démarrage : ASAP\n* Rémunération : selon profil\n Pourquoi rejoindre ce projet ?\n* Intervenir sur des technologies de pointe dans le domaine du semi-conducteur\n* Participer à des projets à fort enjeu technologique\n* Évoluer dans des environnements innovants et multidisciplinaires\n* Contribuer à la conception de systèmes critiques et haute performance