Résumé de la mission Pour l'un de nos clients et intégré(e) à l'équipe de développement numérique System-on-Chip (SoC), vous participerez à la conception et validation d'IP sécurisées destinées à être intégrées dans les produits de plateformes de sécurité du client. Vous travaillerez en étroite collaboration avec les équipes analogiques, architectes, responsables produits, designers plateforme et développeurs logiciels systèmes. ️ Responsabilités principales - Analyser les besoins clients ou marketing, proposer des solutions techniques ou optimisations, rédiger les spécifications. - Concevoir les IPs en RTL (VHDL/Verilog, SystemVerilog) selon les spécifications définies. - Innover pour améliorer la performance, la sécurité et l'efficacité des IPs développées. - Valider les conceptions : vérifications RTL, synthèse, contraintes, timing, consommation. - Maîtriser les flows de conception et outils EDA mis à disposition (Cadence, Synopsys, etc.). - Participer au suivi de la vérification des IPs, et à l'analyse de leur bon fonctionnement sur silicium. - Documenter et présenter les résultats, limites et validations en réunion d'équipe. - Garantir la conformité des développements avec les spécifications de sécurité attendues. - Encadrer techniquement des profils juniors dans le cadre de projets spécifiques. - Contribuer aux phases d'évaluation silicium et d'industrialisation (production ramp-up, support client). Profil recherché - Diplôme d'ingénieur ou Master en Électronique / Microélectronique / Systèmes embarqués - Minimum 5 à 8 ans d'expérience dans la conception de circuits intégrés numériques - Excellente capacité d'analyse et de résolution de problèmes complexes - Très bon relationnel, esprit d'équipe multidisciplinaire - Sens de la qualité, rigueur et respect des délais techniques Compétences techniques requises - Excellente maîtrise du développement RTL (VHDL, Verilog, SystemVerilog) - Expérience confirmée en vérification fonctionnelle RTL - Pratique des outils EDA (Cadence, Synopsys, Mentor Graphics, etc.) - Connaissance des vues d'intégration (.lib, LEF, VHDL, MW) - Maîtrise de la chaîne de conception ASIC du RTL au back-end (timing, floorplan, etc.) - Expérience avec des IP de sécurité (cryptographie, PQC, contre-mesures SCA/DPA, fault injection.) - Connaissance des techniques Design for Test (DFT) : JTAG, scan, autotests. - Bonne maîtrise du Python et C pour l'intégration logicielle, API, outils, etc. ➕ Serait un plus - Connaissance des processeurs RISC-V - Compréhension des normes de certification : Common Criteria, FIPS, CQM. - Compétences en architecture système : mémoire, sécurité, performance, interfaces I/O (PCIe, Ethernet.)