POSTE : Ingénieur Fpga - Design Rtl -022024 - Pca - Lml H/F DESCRIPTION : Au sein d'une équipe de spécialistes, vous interviendrez sur un projet pour le développement d'IPs pour la communication sans fil. Vous aurez en charge la conception d'un ou plusieurs blocs et/ou du top, le design RTL en VHDL/Verilog, l'intégration, la synthèse et la validation. Vous serez donc impliqué(e) dans différentes étapes du cycle en V, mais principalement sur la partie design : - Analyse de spécifications et standards - Participation à la définition de l'architecture de l'IP - Codage RTL (VHDL/Verilog/SystemVerilog) - Rédaction et exécution des testbenchs unitaires - Intégration - Travail avec l'équipe de vérification pour finalisation - Rédaction de la documentation technique Convention collective Métallurgie, RTT, Prime intéressement, Prime Participation, Tickets restaurant, CSE, mutuelle familiale, frais de déplacement Possibilité de réaliser l'activité en télétravail PROFIL : Issu(e) d'une formation Ingénieur/Master 2 en électronique numérique, et vous êtes opérationnel en design RTL (FPGA/ASIC) et justifiez d'au moins 4 ans d'expérience en conception et/ou vérification. Vous devez maîtriser : - Le design RTL en Verilog et/ou VHDL - La simulation et les outils associés (ModelSim ou équivalent) - Les suites Vivado (Xilinx) et/ou Quartus ou d'autres outils équivalents Un connaissance en développement d'IPs Wireless serait apprécié mais n'est pas indispensable. Anglais courant requis.