Descriptif du poste:   Missions :   * Développer et appliquer des techniques de vérification formelle pour la conception de puces et d'outils de CAO, ainsi que pour la modélisation et la vérification des systèmes, * Collaborer avec des équipes pluridisciplinaires pour intégrer des méthodes formelles dans les processus de conception à différents niveaux (puce et système), * Mener des recherches et proposer des solutions innovantes pour améliorer l'efficacité, la précision et la scalabilité des vérifications formelles, * Fournir un leadership technique, encadrer des ingénieurs juniors et participer au développement stratégique des outils et méthodes de vérification, * Pour le rôle basé à Paris, jouer un rôle-clé dans la création et le développement d'une nouvelle équipe locale. Profil recherché: * Expérience significative en vérification formelle, avec une expertise pratique en conception de puces, outils de CAO et modélisation de systèmes, * Solide expérience industrielle dans ces domaines, * Maîtrise des langages de description de matériel (HDL), modélisation des systèmes et vérification, * Expertise avancée en méthodes formelles, telles que la vérification par modèle, la synthèse logique et l'exécution symbolique, * Au moins un doctorat en informatique, méthodes formelles ou domaine connexe, * Excellentes compétences en leadership, esprit collaboratif et sens de la résolution de problèmes.