Descriptif du poste: Les missions principales : - Participer à l'élaboration de l'architecture du FPGA, - Spécifier des différents blocs fonctionnels intervenant dans l'architecture, - Spécifier les différentes stratégies de vérification (virtuelle et sur cible) - Coder et simuler les différents blocs fonctionnels - Réaliser les différents tests aux bornes du FPGA sur carte électronique - Assurer les engagements couts/délais. - Manager techniquement les développeurs internes/externes au Pôle Métier. - Assurer le suivi des activités dans le cas de Sous-Traitance. - Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable) - Assurer un reporting au responsable de lot sur l'avancement des activités - Assurer un support technique aux différentes équipes Métier connexes (Logiciel/Electronique/Système) Dans le cadre des activités de la Direction de l'Ingénierie Electronique de la Direction Technique, votre mission sera de concevoir sur FPGA des architectures de fonctions de traitement FPGA ou du FPGA complet répondant aux besoins fonctionnels exprimés par les équipes produit/système. Les architectures à concevoir devront mettre en oeuvre des briques de traitements dépendantes des applications en tenant compte des contraintes de performance, de latence et d'encombrement dans le produit final : - traitement RF (modulation, corrélateurs, FFT, intégrateurs) - traitements du signal (filtres temps réels, asservissements) - interfaces de communication En tant qu'architecte FPGA, vous êtes en charge du cycle complet de développement depuis la définition jusqu'à la phase de vérification sur carte. Profil recherché: Ingénieur en conception FPGA de niveau confirmé (minimum 5 ans d'expérience). Expérience requise en architecture, conception et vérification des FPGA : - complète autonomie et maitrise des phases suivantes : validation des exigences, faisabilité d'implémentation, estimation de ressources, conception, vérification, gestion de configuration - maitrise des langages de description HDL (Verilog ou systemVerilog de préférence). La mise en oeuvre de méthode évoluées en vérification est un plus. (couverture fonctionnelle par covergroup ou assertion, méthodologie UVM par exemple) - maitrise des contraintes STA - maitrise des outils de simulation (Questa), de synthèse/P&R (Synplify Pro, Libero, Vivado) et de gestion de configuration (Git). - la mise en oeuvre de techniques avancées pour faire de vérification sur cible est un plus (Soft embarqué bas niveaux sur FPGA pour dérouler des routines de test par exemple) compétence transversales / savoir être : - pilotage et animation d'équipe - aptitude pour le tutorat et encadrement d'ingénieur débutant - organisé et rigoureux - autonome - bon relationnel, bonne communication