Descriptif du poste: Nous recherchons une ingénieure ou un ingénieur ayant une solide expérience en vérification numérique avec méthodologie UVM pour renforcer notre équipe à l'agence d'Aix-en-Provence. Notre client est international et l'équipe réunit plusieurs nationalités.  Développement & Verification * Analyser des spécifications complexes de sous-modules ainsi que le standard LPDDR6 * Concevoir et développer des séquences UVM pour piloter les sous-modules en accord avec leurs spécifications * Mettre en place et exécuter des campagnes de régression multi-configurations * Assurer la couverture fonctionnelle et identifier les cas non couverts Debug & analyse * Analyser les log et les waves pour identifier les anomalies * Debugger les scénarios complexes en environnement UVM * Collaborer avec l'équipe verification et l'équipe design via JIRA et TEAMS Profil recherché: * Solide expérience en vérification UVM, ainsi que l'utilisation d'un environement déjà existant * Maîtrise de SystemVerilog * Expérience avec Verdi * Expérience des outils de versionning type Perforce * Une connaissance du standard LPDDR6 ou des controleurs mémoires est un plus significatif * Anglais obligatoire car équipe anglophone