Descriptif du poste: Dans le cadre du renfort de notre pole microélectronique, nous rechercons un ingénieur sénior en verification UVM. Votre activité sera majoritairement centrée sur la vérification au niveau IP, avec une forte exigence de qualité et de réalisme des tests : * Définir des stratégies de vérification adaptées aux contraintes spécifiques de chaque bloc * Concevoir et développer des environnements de test en SystemVerilog / UVM * Construire des scénarios représentatifs de situations réelles : flux soutenus, contention, comportements limites, performances * Exploiter la couverture fonctionnelle pour sécuriser les zones à risque * Travailler en interaction étroite avec les équipes design et software, afin d'aligner les tests avec les comportements attendus du système L'intégration est progressive et pensée pour favoriser la montée en compétence : * Démarrage sur des blocs à périmètre maîtrisé * Élargissement vers des IP plus structurantes pour l'architecture globale * Possibilité, à terme, d'aborder des problématiques de vérification système, en fonction de vos envies et du projet * L'environnement technique privilégie les échanges directs et les boucles courtes entre les équipes, afin de comprendre rapidement les problématiques et d'avancer efficacement. L'agence de rattachement de cette offre se situe à Lyon. Profil recherché: Vous avez une expérience en vérification fonctionnelle de circuits numériques, avec une bonne maîtrise de SystemVerilog / UVM, sur des environnements IP ou SoC. Vous êtes à l'aise avec des blocs manipulant des flux de données (interfaces, pipelines, data movement.), ou souhaitez approfondir ce type de sujets. Une exposition à la vérification système est un plus, sans être un prérequis. Vous êtes capable d'évoluer dans un contexte où le hardware dialogue avec le software, et savez manipuler du C bas niveau (registres, tests simples) lorsque nécessaire. Vous avez le goût de l'analyse : comprendre comment les données circulent, identifier les cas limites et traduire ces situations en scénarios de test robustes. Au-delà des compétences techniques, nous attachons une importance particulière à : * La curiosité technique et la capacité à s'approprier des architectures complexes * La qualité des échanges avec les équipes design et software * La rigueur dans la démarche de vérification * L'aisance dans un environnement structuré (revues de code, CI, méthodes de travail partagées) Une expérience d'environ 5 ans ou plus en vérification est généralement attendue, mais c'est surtout votre capacité à monter en complexité et à prendre en main des sujets exigeants qui sera déterminante.