Nous recherchons un ingénieur ASIC DFT talentueux pour rejoindre notre équipe en pleine croissance. Dans ce rôle, vous serez responsable de la conception, de l'implémentation et de la validation des architectures Design-For-Test (DFT) pour des ASIC nouvelle génération. Vous collaborerez étroitement avec les équipes RTL, vérification et conception physique afin de garantir une couverture de test élevée, une forte fiabilité et une intégration fluide dans les flux de test en production. En tant que membre d'une start-up innovante et dynamique, vous contribuerez directement au développement de produits semi-conducteurs avancés ayant un impact concret. Responsabilités principales : - Concevoir et implémenter des architectures ASIC testables (DFT) pour garantir la qualité et la fiabilité des circuits. - Développer et valider des stratégies de test : insertion de scan, BIST (Built-In Self-Test), ATPG (Automatic Test Pattern Generation). - Collaborer avec les équipes RTL et Physical Design pour intégrer les structures DFT dans les ASIC. - Participer aux revues de conception et définir les plans de test pour la production. - Optimiser les performances, la consommation et la couverture de test tout en respectant les délais. - Automatiser et améliorer les flux de test et les scripts de validation. - Soutenir la qualification et le débogage des ASIC en collaboration avec les équipes QA et production. Exigences et compétences : - Diplôme d'ingénieur ou équivalent en électronique, microélectronique ou conception ASIC. - Expérience significative en DFT pour ASIC et dans l'utilisation des outils associés (Mentor Graphics, Synopsys DFT, Tessent, etc.). - Connaissance des standards et méthodologies de test, incluant ATPG, chaînes de scan et BIST. - Maîtrise des langages HDL (Verilog, VHDL) et du scripting (Tcl, Perl, Python.). - Forte capacité à travailler en équipe, à communiquer avec différents départements et à gérer des projets complexes. - Sens du détail, rigueur et orientation qualité. Compétences supplémentaires / souhaitées : - Expérience avec des ASIC numériques complexes, SoC ou FPGA. - Familiarité avec la synthèse ASIC et la conception backend. - Connaissance des outils de vérification et de simulation DFT.