Dans le cadre du développement de circuits intégrés numériques dédiés aux traitements du signal (DSP), Nous sommes à la recherche un ingénieur en conception numérique ASIC expérimenté. Le consultant interviendra au sein d'une équipe de conception ASIC composée d'architectes digitaux, d'experts algorithmiques et d'ingénieurs en vérification. L'objectif est de concevoir, coder et valider des modules RTL destinés à des applications à fortes contraintes de performances, de consommation et de surface (radio, communication sans fil, traitement du signal numérique). Conception et développement Développer des modules RTL à partir de spécifications d'architecture et de modèles de référence (Matlab, C ou Simulink). Écrire du code Verilog clair, synthétisable et conforme aux normes de conception ASIC. Réaliser la synthèse logique (Synopsys Design Compiler), analyser les rapports (timing, area, power) et proposer des optimisations. Vérification et validation Collaborer avec l'équipe de vérification pour assurer la conformité fonctionnelle des blocs développés. Déboguer les tests fonctionnels en autonomie (simulation, analyse de waveform, assertions). Contribuer à la validation sur FPGA (prototypage, intégration, mise au point). Qualité et documentation Utiliser Synopsys Spyglass pour l'analyse de la qualité du code RTL (linting, CDC, reset checks). Rédiger la documentation technique : spécifications micro-architecturales, interfaces, plan de test, rapports d'intégration. Participer aux revues de conception et contribuer à la standardisation des pratiques RTL de l'équipe.