Descriptif du poste: Intégré.e au sein de nos équipes, vous participerez à la vérification d ASICs ou de SoC sur l'une ou plusieurs des étapes suivantes : * Définition du testplan * Développement des environnements de test en SystemVerilog UVM (génération pseudo-random + couverture fonctionnelle) * Exécution des tests * Analyse des problèmes Profil recherché: De formation Ingénieur en Microélectronique, vous avez une expérience significative en vérification d'ASICs/FPGA avec la méthodologie UVM. Vous avez une maîtrise étendue des langages comme VHDL, Verilog/SystemVerilog et connaissez aussi la programmation en embarqué (C). Vous savez être force de proposition et êtes capable d'interagir avec des équipes à l'international (anglais et français courants).