Descriptif du poste: Dans ce rôle, vous serez responsable des spécifications et des conceptions DFT, tout en travaillant avec une équipe pour fournir des ASIC (SOC) de pointe dans un processus CMOS avancé. Principales responsabilités : - Diriger toutes les initiatives de conception pour le test (DFT) pour les SOC. - Etablir et gérer la méthodologie du flux de conception, y compris l'intégration DFT, l'analyse statique du timing, la création de vecteurs de test et la validation. - Effectuer des vérifications DRC en RTL et développer des contraintes de conception DFT. - Conseiller les ingénieurs en conception numérique sur la conception de modules fonctionnels testables. - Évaluer les mesures DFT et recommander des solutions pour atteindre les objectifs de rendement, de couverture de test et de temps de test pour les niveaux wafer et package. - Collaborer étroitement avec l'équipe de conception RTL et l'équipe d'implémentation physique pour assurer l'intégration du DFT avec un impact minimal sur les performances, la puissance et la surface du circuit. Profil recherché: Compétences requises : - Une solide expérience en DFT acquise dans le cadre de plusieurs projets ASIC réussis. - Expérience en DFT comprenant la spécification de l'architecture, la mise en œuvre, le développement et la vérification de modèles de test. - Connaissance des normes et pratiques industrielles en matière de DFT, y compris ATPG, JTAG et MBIST. - Compétences en codage Verilog, Perl, Shell/TCL. - Une compréhension du travail de back end/middle end (tel que STA ou Synthesis) est un grand avantage. - Volonté d'élaborer des concepts techniques avec vos collègues. - Capacité à travailler de manière autonome et à planifier et exécuter des tâches de recherche. ANGLAIS obligatoire