Descriptif du poste:\n\nNous recherchons une ingénieure ou un ingénieur ayant une solide expérience en vérification numérique avec méthodologie UVM pour renforcer notre équipe à l'agence d'Aix-en-Provence. Notre client est international et l'équipe réunit plusieurs nationalités. \n\nDéveloppement & Verification\n\n\n* Analyser des spécifications complexes de sous-modules ainsi que le standard LPDDR6\n\n* Concevoir et développer des séquences UVM pour piloter les sous-modules en accord avec leurs spécifications\n\n* Mettre en place et exécuter des campagnes de régression multi-configurations\n\n* Assurer la couverture fonctionnelle et identifier les cas non couverts\n\n\nDebug & analyse\n\n\n* Analyser les log et les waves pour identifier les anomalies\n\n* Debugger les scénarios complexes en environnement UVM\n\n* Collaborer avec l'équipe verification et l'équipe design via JIRA et TEAMS\n\n\nProfil recherché:\n\n\n* Solide expérience en vérification UVM, ainsi que l'utilisation d'un environement déjà existant\n\n* Maîtrise de SystemVerilog\n\n* Expérience avec Verdi\n\n* Expérience des outils de versionning type Perforce\n\n* Une connaissance du standard LPDDR6 ou des controleurs mémoires est un plus significatif\n\n* Anglais obligatoire car équipe anglophone\n