POSTE : Ingénieur en Dft Design For Testability H/F DESCRIPTION : Dans le cadre d'un projet de développement d'un nouvel circuit intégré, nous recherchons un ingénieur spécialisé en DFT. Vos tâches seront les suivantes : Contribuer de manière proactive à la définition des spécifications et à l'architecture de la DFT : Travailler en étroite collaboration avec les équipes impliquées dans le projet pour définir les exigences et l'architecture du Design for Test, assurant ainsi une conception alignée sur les normes de qualité élevées. Intégrer la DFT de manière optimale dans le design RTL : Appliquer une approche méthodique pour intégrer efficacement les mécanismes de test au niveau du Register-Transfer Level (RTL), garantissant ainsi une cohérence totale avec la vision du projet. Générer des patterns de test exhaustifs : Concevoir et mettre en oeuvre des patterns de test robustes pour assurer une couverture complète des fonctionnalités de l'ASIC, contribuant ainsi à la fiabilité et à la qualité du produit final. Définir et insérer des chaînes de scan, ATPG, BIST, et gérer l'injection de fautes : Mettre en place des stratégies avancées, telles que la génération automatique de patterns de test (ATPG), Built-In Self-Test (BIST), et la gestion proactive de l'injection de fautes, afin d'optimiser les performances du processus de test. Réaliser une vérification approfondie de la DFT : Effectuer des vérifications exhaustives pour garantir la robustesse et l'efficacité des mécanismes de test, assurant ainsi une fiabilité maximale pendant toute la durée de vie du produit. Mettre en place des tests pertinents pour garantir la qualité du produit final : Concevoir des tests adaptés pour évaluer la fonctionnalité complète de l'ASIC, contribuant ainsi à l'assurance qualité tout au long du cycle de développement. Fournir un support essentiel aux équipes de conception, de vérification et d'implémentation en back-end : Collaborer activement avec les équipes interfonctionnelles, offrant un soutien technique pour garantir une intégration fluide et réussie de la DFT dans l'ensemble du processus de développement du circuit intégré. Diplôme d'ingénieur en microélectronique ou domaine connexe. Première expérience réussie en tant qu'ingénieur spécialisé en DFT. Maîtrise du flow de développement d'un ASIC. Maîtrise des langages RTL tels que VHDL, Verilog ou SystemVerilog. Culture technique solide permettant des échanges efficaces avec les ingénieurs de conception, de vérification et d'implémentation. Expérience avérée avec des outils tels que : - Tessent DFTAdvisor ou Fastscan de Mentor - Modus DFT Software Solution de Cadence - Tetramax de Synopsys. Compétence avancée en anglais à l'écrit et à l'oral. 40 000 - 60 000 Eur (€) PROFIL :