Rejoignez-nous au cœur de l'innovation technologique dans le domaine des semi-conducteurs ! Capgemini, au sein de l'Engineering Unit « Semicon & Electronics », renforce ses équipes de design françaises et est à la recherche de 20 ingénieur(e)s en développement de semi-conducteurs, spécialisé(e) en ASIC (Architecture, RTL, DV, Middle-End & Back-End) L'objectif est de développer nos compétences pointues en semi-conducteur en Europe, afin de répondre aux besoins de nos clients mondiaux sur des nœuds technologiques à l'état de l'art (3nm, 18A).   À propos de nous : Nous sommes des pionniers dans la conception de produits industriels, repoussant sans cesse les limites des systèmes embarqués, des cartes électroniques, des FPGA et des ASIC. Dans un environnement stimulant, vous ferez partie d'une équipe dynamique de plus d'une centaine de passionnés partageant une vision commune.   À propos des postes : En tant qu'ingénieur(e) en développement de semi-conducteurs, vous contribuerez activement au développement de puce à destination de produits à haute valeur ajoutée (, HPC, Automobile, ML, AI, Edge computing, Télécom .). Sous la direction d'un chef de projet Capgemini, vous participerez à la conception et à la validation d'ASIC complexes.   Vos missions : Définition et spécification d'architectures d'ASIC (Fonctionnelle et Testabilité) Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC. Vérification de la modélisation dans un environnement ASIC (UVM, .) Implementation & simulation du Design For Test (DFT, ATPG) Design physique du circuit jusqu'au GDSII (Synthèse, PlacementRoutage, DRC, LVS) Idéalement issu(e) d'une école d'ingénieur ou d'une formation universitaire Bac+5 en (micro)électronique. Tout niveau d'expérience sera considéré, du débutant à l'expert. Le poste est également ouvert aux techniciens expérimenté(e)s (10 ans minimum) spécialisés dans la conception des ASIC.   Compétences recherchées : Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C .) Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM) Conception de module RTL (IP) et intégration-création de Top Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM) Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG Synthèse, STA, Preuve formelle Définition des contraintes de placement et de timings Implémentation et vérification physique (Floorplan, Partitionnement, Pad Ring, Place and Route, DRC, LVS, EMIR, contraintes Package ; DEF/LEF/GDSII) Support aux équipes & clients après Tape Out Connaissance des outils EDA ASIC (Cadence, Siemens, Synopsys) Automatisation de tests (Tcl, Python). Poste à pourvoir en CDI à Rennes - 35 Le groupe Capgemini encourage une culture inclusive dans un cadre multiculturel et handi-accueillant. En nous rejoignant, vous intégrez un collectif qui valorise la diversité, développe le potentiel de ses talents, s'engage dans des initiatives solidaires avec ses partenaires, et se mobilise pour réduire son impact environnemental sur tous ses sites et auprès de ses clients. A compétences égales, priorité aux travailleurs handicapés et autres bénéficiaires de l'obligation d'emploi.