Qualcomm France-QITC développe des réseaux sur puce (NoC, qui permettent d'interconnecter les différentes fonctionnalités au sein du circuit) pour des SoC complexes. Ces réseaux sont économes en énergie, fournissent une large bande passante et une grande flexibilité lors de la conception. Ils contiennent moins de fils (économie de surface et d énergie). Ces qualités permettent une mise sur le marché plus rapide qu'avec les solutions concurrentes. QITC NoC solution permet de concevoir un NoC avec un haut niveau d'abstraction. Le logiciel choisit les composants nécessaires à l'assemblage du NoC au sein d une bibliothèque d'IPs développées par QITC, puis les configure et les connecte. Notre division déploie une solution qui permet la création de NoC (network-on-chip). Nous intervenons dans la majeure partie des puces de la compagnie. Un NoC est un assemblage de blocs logiques (RTL) qui assurent l'interconnexion des différentes fonctionnalités (CPU, GPU, RAM, vidéo, modem, ...) au sein de la puce. L'ingénieur sera responsable de missions diverses qui auront pour but de développer des outils facilitant la simulation et l'automatisation des NoC. Les missions incluent : - l'écriture de librairies C++ qui émulent les fonctionnalités sus-citées (génération aléatoire de qualité en accord avec les protocoles de communications et de la fonctionnalité, eg. CHI) - l'écriture de diverses librairies C++: "protocol checkers" ou autres ayant pour but la résolution de problèmes génériques - l'implémentation de composants et scripts Python visant à améliorer, automatiser et instrumenter notre flot Aussi, si désiré: - participation à l'amélioration continue des flots (notamment de simulation) (Python, Bash, outils tiers comme Cadence ou Synopsys) - participation à la création d'une plateforme web (Docker, Kubernetes, VueJS, MongoDB). Profil recherché C++ (bon) Python (moyen / bon) Scripts shell, ligne de commande Git Connaissances mathématiques Optionnellement: Connaissance hardware (micro) en design et vérification (SystemVerilog, VHDL, test benches, outils EDA) Compréhension des protocoles de communication hardware (AMBA CHI, AHB, ...) Niveau d'études: Diplôme d'ingénieur ou master ou doctorat. Tous niveaux d'expérience Environnement de travail détendu avec clubs (divers sports, musique et autres). Type d'emploi : Temps plein, CDI Statut : Cadre Rémunération : à partir de 43¿000,00€ par an Avantages : * Aide au déménagement * Intéressement et participation * Prise en charge du transport quotidien * RTT Horaires : * Disponible le week-end * Du lundi au vendredi * Repos le week-end * Travail en journée Rémunération supplémentaire : * Prime annuelle * Primes Formation: * Bac +5 (Master / MBA) (Requis) Langue: * Anglais (Requis) Lieu du poste : Télétravail hybride (06560 Valbonne)