POSTE : Ingénieure - Ingénieur Essais Systèmes AvioniquesToulouse H/F DESCRIPTION : Les équipes sont chargées de vérifier et valider le comportement de systèmes embarqués, et sont en responsabilité sur la partie remontante du cycle en V. Ces systèmes avioniques sont spécifiés par les bureaux d'études, et généralement développés (hardware et software) par des fournisseurs externes. Ces tests sont ensuite analysés, et si la maturité du système concerné est jugée suffisante, une autorisation d'installer le système sur avion d'essai est donnée. Les essais en vol sont ensuite déroulés par les pilotes d'essais du client, et analysés par notre équipe Nous intervenons sur différents systèmes avioniques tels que Flight Management System (FMS), Display Systems (EIS, CDS), Maintenance Systems (CMC, CFDIU, FDIMU, ACMS, DLCS), Communication & Audio systems (VHF, HF, Satcom, FOMAX), Recorders, EFB Vous travaillerez, au sein d'une équipe, sur des sujets tels que : * L'étude de dossier de conception/spécification système * La définition des plans et procédures de tests * La validation fonctionnelle du système sur les simulateurs d'intégration et les bancs d'essai * La fourniture des rapports de tests sol et vol * La gestion des anomalies * L'interface entre fournisseurs, bureau d'étude et pilotes d'essais Nous avons une approche basée sur l'innovation, avec différents axes qui sont explorés : automatisation, data driven testing ou encore virtualisation/simulation. Ceci nous permet d'être considéré comme un partenaire majeur par notre client Airbus. PROFIL : Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C ) Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM) Conception de module RTL (IP) et intégration-création de Top Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM) Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG