POSTE : Ingénieur Conception Fpga - Défense H/F DESCRIPTION : Poste : Vous prendrez en charge la conception, la modélisation et la validation de fonctions numériques complexes sur FPGA (Microchip/Microsemi, AMD Xilinx) destinées à nos équipements d'instrumentation et de contrôle-commande à forte contrainte de sûreté de fonctionnement. Missions principales : * Définir l'architecture logique et rédiger la spécification détaillée des composants FPGA/CPLD sous contraintes de sûreté (exigences type DO-254 / IEC 61508 / SIL). * Rédiger le code VHDL en appliquant les règles de codage strictes propres aux environnements critiques (tolérance aux fautes, gestion des SEU/Single Event Upsets). * Concevoir les bancs de test en SystemVerilog / UVM (ou VHDL/UVVM) pour réaliser les simulations fonctionnelles, temporelles et de couverture de code. * Effectuer le synthétisage, le placement-routage et l'analyse temporelle statique (STA). * Participer activement aux essais de validation sur carte électronique (protypage, débogage sous analyseur logique et oscilloscope) en lien avec les ingénieurs matériel/hardware. * Rédiger le dossier de justification de conception, les plans de test et assurer la traçabilité complète Exigences $\leftrightarrow$ Code $\leftrightarrow$ Tests. Prime PROFIL : Profil : * Formation Bac +5 (École d'Ingénieur ou Master 2) spécialisée en Électronique ou Systèmes Embarqués. * 3 à 5 ans d'expérience minimale en développement FPGA VHDL sur des projets à fortes contraintes de sûreté (aéronautique, nucléaire, défense, ferroviaire). * Maîtrise avancée du langage VHDL et des suites d'outils de synthèse (Libero SoC, Vivado, ModelSim/QuestaSim). * Solides connaissances en conception d'architectures numériques (bus de communication, filtrage numérique, traitement du signal, gestion d'interruptions). * Sens aigu de la rigueur documentaire, méthodologie rigoureuse et esprit d'équipe. Sophia Engineering est engagée dans la lutte contre les discriminations et la promotion de l'égalité des chances.