Descriptif du poste:\n\n\nPoste :\n\nVous participerez au développement des cœurs logiques (FPGA/SoC) pilotant nos cartes électroniques spatiales.\n\nMissions principales :\n* \n\nConcevoir l'architecture logique des FPGA / SoC spatiaux (Microchip PolarFire/RTG4, AMD Xilinx Kintex UltraScale / Zynq) résistants aux radiations.\n* \n\nImplémenter les algorithmes de traitement, les interfaces de communication spatiales (SpaceWire, SpaceFibre, CAN, SPI, Ethernet) et les contrôleurs de mémoire (DDR3/DDR4, Flash).\n* \n\nMettre en œuvre les techniques de durcissement contre les radiations (TMR / Triple Modular Redundancy, codes correcteurs d'erreurs ECC).\n* \n\nEffectuer les simulations pré/post-synthèse, la vérification fonctionnelle et l'analyse de timing sous contraintes environnementales sévères.\n* \n\nSupporter l'intégration matérielle/logicielle sur les modèles d'ingénierie (EM) et modèles de vol (FM) en salle propre.\n* \n\nParticiper à la rédaction du dossier de définition et de qualification spatiale (normes ECSS).\n\nProfil recherché:\n\n\nProfil : \n* \n\nFormation Bac+5 (École d'Ingénieur ou Master 2) spécialisée en Électronique ou Systèmes Embarqués.\n* \n\nminimum 3 ans d'expérience minimale en développement FPGA VHDL sur des projets à fortes contraintes de sûreté (aéronautique, nucléaire, défense, ferroviaire).\n* \n\nMaîtrise avancée du langage VHDL et des suites d'outils de synthèse (Libero SoC, Vivado, ModelSim/QuestaSim).\n* \n\nSolides connaissances en conception d'architectures numériques (bus de communication, filtrage numérique, traitement du signal, gestion d'interruptions).\n* \n\nSens aigu de la rigueur documentaire, méthodologie rigoureuse et esprit d'équipe.\n\n \n\nSophia Engineering est engagée dans la lutte contre les discriminations et la promotion de l'égalité des chances.