Descriptif du poste: Au sein d'équipes pluridisciplinaires, vous prenez en charge la conception et l'intégration de solutions FPGA complexes, depuis la définition de l'architecture jusqu'à la validation sur cible. Vous intervenez sur des développements critiques nécessitant un haut niveau de fiabilité et de performance. Vos missions seront : Architecture & conception FPGA  Définir les architectures FPGA / SoC et rédiger les spécifications techniques associées.Concevoir et implémenter des blocs IP complexes soumis à de fortes contraintes temps réel.Intégrer des protocoles de communication haut débit (Ethernet, PCIe, DisplayPort, etc.).  Validation & tests  Développer et maintenir des environnements de test avancés (testbenches complexes, méthodologie UVM selon les besoins).Réaliser les simulations RTL, analyser les résultats et corriger les anomalies.Assurer la validation fonctionnelle et temporelle des développements.  Intégration & mise en œuvre  Prendre en charge la synthèse logique, le placement/routage et la validation sur cible.Participer à l'intégration des blocs IP dans des systèmes complets.  Collaboration & expertise technique  Travailler en étroite collaboration avec les équipes hardware (cartes électroniques) et software (logiciel embarqué).Garantir la cohérence fonctionnelle et temporelle des systèmes développés.Apporter un support technique aux ingénieurs plus juniors, participer aux revues de design et de code.   Profil recherché: Formation & expérience  Diplôme d'ingénieur en électronique, microélectronique ou domaine équivalent.Minimum 8 ans d'expérience en conception FPGA / ASIC sur des projets industriels complexes.Expérience significative dans des environnements à fortes contraintes (Télécom, Aéronautique, Spatial, Ferroviaire, Énergie, Défense.).  Compétences techniques  Excellente maîtrise des langages VHDL, Verilog, SystemVerilog, ainsi que SystemC/C++.Solide expérience en développement de testbenches complexes, idéalement en UVM.Connaissance approfondie des protocoles et architectures : HDMI, DisplayPort, Ethernet, PCIe, 4G/5G, chaînes PHY.Maîtrise des outils de conception et de simulation : Cadence Xcelium, Siemens ModelSim, Vivado, Quartus, Synplify.Bonne compréhension des algorithmes de traitement du signal et de leur implémentation matérielle.  Pourquoi les rejoindre :   Rémunération 60/75K€ fixe brut annuel, 10 jours de RTT par an.Allocation repas ou Titre restaurant presque intégralement pris en charge, Mutuelle Santé Famille, Compte Epargne Temps.Participation et Intéressement, Prime de cooptation de 1000 ou 1500 €, Prime de vacances.Prime Transport de 200 € net par an et 50 € brut mensuel.