Descriptif du poste: Nous recherchons un/une ingénieur(e) vérification top-level pour renforcer notre équipe. Vous jouerez un rôle clé dans la validation fonctionnelle d'IP et d'ASIC complexes, en assurant la qualité, la robustesse et la conformité des architectures numériques avant la mise en production. Pour cela, vous aurez les responsabilités suivantes : * Définir et mettre en œuvre la stratégie de vérification au niveau top (SoC ou sous-systèmes). * Développer les environnements de test (UVM / SystemVerilog). * Analyser les spécifications et dériver les plans de test. * Intégrer et vérifier les blocs IP au niveau système. * Contribuer à la génération, l'analyse et le suivi de la couverture fonctionnelle. * Collaborer avec les équipes design, architecture, DFT et firmware. * Participer à l'amélioration continue des méthodologies de vérification. L'agence de rattachement de cette offre se situe à Aix. Profil recherché: * Solides connaissances en conception numérique et méthodologies de vérification. * Maîtrise du SystemVerilog, méthode UVM, et outils de simulation (VCS, Questa, Xcelium.). * Compréhension des architectures SoC, bus et interfaces spécifiques. * Familiarité avec la couverture fonctionnelle, assertions (SVA) et debugging RTL. * Une expérience en vérification top-level est un plus significatif. * Capacité à travailler en équipe, rigueur et esprit d'analyse.