Descriptif du poste: Principales taches : -            Acquérir la connaissance de l'architecture et la microarchitecture de l'ASIC en étudiant les spécifications et en interagissant avec les équipes d'architecture et de design logique. -            Rédaction des spécifications de vérification. -            Rédaction des plans de test en étroite collaboration avec l'équipe design logique. -            Développement des environnements de vérification (UVM-SystemVerilog/C++), les tests et les modèles de couverture -            Suivre, analyser et debugger les erreurs de simulation. -            Suivre et analyser les résultats couverture des simulations pour améliorer les tests en conséquence et ainsi atteindre les objectifs de couverture dans les délais impartis.   Compétences : -            Expérience concrète et réussie à la vérification de SoC/ASIC et IP complexes. -            Expérience dans la méthodologie de vérification UVM. -            Expérience en développement d'environnements de vérification Constraint-Random/Coverage-Driven en SystemVerilog/C++ (drivers/ monitors, tests aléatoires contraints, checkers auto-vérifiants et modèle de couverture en SystemVerilog-Covergroup/SVA) et maitrise de la programmation orientée objet -            Connaissance des outils de simulation et de suivi de couverture -            Efficacité dans la résolution de problèmes par l'identification rapide de leur cause fondamentale et par l'élaboration de correctifs ou contournements Profil recherché: Compétences : -            Expérience concrète et réussie à la vérification de SoC/ASIC et IP complexes. -            Expérience dans la méthodologie de vérification UVM. -            Expérience en développement d'environnements de vérification Constraint-Random/Coverage-Driven en SystemVerilog/C++ (drivers/ monitors, tests aléatoires contraints, checkers auto-vérifiants et modèle de couverture en SystemVerilog-Covergroup/SVA) et maitrise de la programmation orientée objet -            Connaissance des outils de simulation et de suivi de couverture -            Efficacité dans la résolution de problèmes par l'identification rapide de leur cause fondamentale et par l'élaboration de correctifs ou contournements   Expérience : * Cette position est pour un ingénieur de vérification avec un minimum d'expérience de 3 ans.