Résumé du poste : Le Concepteur Senior en Circuits Intégrés Numériques (Digital IC Designer) sera intégré à l?équipe de développement numérique de systèmes sur puce (SoC), responsable du développement d?IP sécurisés intégrés dans les produits de la plateforme de sécurité du client. Ce poste implique une collaboration étroite avec le chef de produit, l?équipe de développement analogique, les concepteurs de la plateforme, l?architecte et les concepteurs logiciels système. Responsabilités principales : ? Comprendre et analyser les exigences client ou marketing, proposer des solutions ou optimisations, et rédiger les spécifications. ? Développer du code RTL conforme aux spécifications définies. Innover pour optimiser ou sécuriser les IP développés. ? Valider le design (vérifications RTL, synthèse, timing, contraintes, consommation) pour assurer son intégration dans un circuit. ? Acquérir et maîtriser les processus et outils de conception disponibles. ? Suivre et relire les vérifications supplémentaires des IP pour assurer leur fonctionnalité en silicium. ? Résumer les résultats et limitations lors des revues. ? Garantir que le développement respecte les spécifications de sécurité attendues. ? Fournir un accompagnement technique et un mentorat aux candidats juniors sur certains projets. ? Réaliser une évaluation précoce du produit silicium dès qu?il est disponible. ? Accompagner la montée en production ou la mise en vente finale du produit. Profil candidat: Exigences clés : Compétences techniques & exp érience : ? Solide expérience en développement RTL (VHDL/Verilog, SystemVerilog). ? Expérience en vérification et validation de conception RTL. ? Maîtrise des outils de conception CAO (Cadence, Synopsys, Mentor Graphics, etc.), de la conception RTL à l?analyse de timing, la vérification et les processus back-end. ? Connaissance des vues d?intégration (VHDL, .lib, LEF, MW, etc.). ? Connaissance approfondie des outils de conception de produits silicium (outils EDA, flux de conception, du RTL à l?implémentation logique et back-end, vérification de timing). ? Connaissance et expérience des IP et produits de sécurité (IP cryptographiques, PQC, certifications, SCA/DPA, injections de fautes?). ? Expérience en vérification de conception ASIC (outils EDA, expérience pratique, indicateurs de performance). ? Familiarité avec les techniques de Design for Test (tests ad hoc, test par scan, autotests, JTAG, scan). ? Maîtrise de la programmation Python & C de préférence (API, compilateurs, linkers, DLLs et logiciels embarqués). ? Excellentes compétences en communication technique et en rédaction de rapports.