En tant qu'ingénieur en design numérique ASIC, vous interviendrez sur des projets complexes dans un environnement sécurisé et respectant certains standards de développement. Vous aurez la responsabilité de : - La conception du design hardware RTL frontend  - Rédaction de spécifications - Développement du code RTL (Veriog et VHDL) - La simulation  - La vérification de design en SystemVerilog (notamment avec des méthodologies UVM ) - La mise en œuvre de tests développés en C  - La gestion des configurations avec SVN ou Git - Respecter les standards internes en matière de design flow Diplôme d'ingénieur ou équivalent en électronique, micro-électronique ou systèmes embarqués Minimum 2 ans d'expérience en vérification ASIC Maîtrise des langages SystemVerilog, Verilog/VHDL Expertise en méthodologies UVM et connaissance des standards PSS Connaissance des outils de vérification (Cadence, Spyglass, JasperGold) Autonomie, rigueur et capacité à travailler en équipe