<br />Les équipes sont chargées de vérifier et valider le comportement de systèmes embarqués, et sont en responsabilité sur la partie remontante du cycle en V.<br />Ces systèmes avioniques sont spécifiés par les bureaux d'études, et généralement développés (hardware et software) par des fournisseurs externes.<br />Ces tests sont ensuite analysés, et si la maturité du système concerné est jugée suffisante, une autorisation d'installer le système sur avion d'essai est donnée.<br />Les essais en vol sont ensuite déroulés par les pilotes d'essais du client, et analysés par notre équipe<br />Nous intervenons sur différents systèmes avioniques tels que Flight Management System (FMS), Display Systems (EIS, CDS), Maintenance Systems (CMC, CFDIU, FDIMU, ACMS, DLCS.), Communication & Audio systems (VHF, HF, Satcom, FOMAX), Recorders, EFB. <br /> <br />Vous travaillerez, au sein d'une équipe, sur des sujets tels que :<br />- L'étude de dossier de conception/spécification système<br />- La définition des plans et procédures de tests<br />- La validation fonctionnelle du système sur les simulateurs d'intégration et les bancs d'essai<br />- La fourniture des rapports de tests sol et vol<br />- La gestion des anomalies<br />- L'interface entre fournisseurs, bureau d'étude et pilotes d'essais<br />Nous avons une approche basée sur l'innovation, avec différents axes qui sont explorés : automatisation, data driven testing ou encore virtualisation/simulation. Ceci nous permet d'être considéré comme un partenaire majeur par notre client Airbus.<br /> <br /> <br />Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C .) <br />Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM) <br />Conception de module RTL (IP) et intégration-création de Top <br />Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM) <br />Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG <br /> <br />A compétences égales, priorité aux travailleurs handicapés et autres bénéficiaires de l'obligation d'emploi.