Au sein de l'équipe Hardware Physical Implementation, vous serez en charge de faire l'implémentation physique ASIC des architectures IP eFPGA (de RTL à GDSII) pour les mettre en production. Vous contribuerez également au développement, à l'amélioration et à la maintenance de notre flux de conception interne. Il s'agit d'un poste stimulant et d'une opportunité de travailler au sein d'une équipe petite mais hautement qualifiée. Vous aurez la chance de travailler sur l'un des nouveaux produits semi-conducteurs les plus passionnants et sur les nœuds de processus les plus avancés (de 180 nm à 5 nm et au-delà). Temps plein, basé à Sophia Antipolis, France. Compétences et expérience souhaitées - 5 ans d'expérience pertinente dans la mise en œuvre physique d'ASIC - Connaissance des flux d'outils EDA back-end numériques : synthèse, lieu et itinéraire, STA, vérification formelle et contrôles d'approbation (LVS/DRC/ERC/EM-IR/.) - La connaissance des outils Synopsys (DC, ICC, ICC2, Primetime, StarRC, etc.) est indispensable. La connaissance des outils Mentor Graphics Caliber et Cadence est un plus - La connaissance des concepts de gestion de l'énergie est un plus - Expérience au niveau IP et intégration IP au plus haut niveau - Une expérience sur les nœuds de technologie avancée, tels que 28 nm, 22 nm, 12 nm et moins, est un plus. - Expérience avec C++, création de fichiers et langages de script tels que Tcl, Python et bash - Une formation technique en conception RTL (VHDL, Verilog, SystemVerilog) et/ou synthèse RTL est un plus - Bonnes capacités d'écoute et de communication - Autonomie et solides compétences en matière d'esprit d'équipe - Bonnes capacités d'analyse et de résolution de problèmes - Bilingue anglais - MSc en génie électrique ou équivalent Le candidat travaillera dans un environnement dynamique et aura l'occasion de travailler avec des équipes de différents domaines techniques dans lesquels les nouvelles idées créatives et innovantes seront très appréciées.