Votre rôle impliquera la prise en charge ou la supervision d'une partie ou de toutes les phases du cycle de vie de la conception de SoftIP pour FPGA, de la définition à la validation de la conception. Cela implique de : - Définir les exigences système - Spécifier, définir et revoir les architectures - Conception et implémentation - Maitrise d'un environnement de simulation - Suivre et respecter un process normé - Participer aux revues de code - Fournir un support technique à l'équipe - Aisance de communication - Suivre le développement des produits et garantir la qualité des jalons - Assurer la faisabilité technique des projets - Alerter en cas de dysfonctionnements et participation à la résolution des problèmes - Travailler en collaboration avec l'équipe RTL, vérification et validation COMPETENCES Vous êtes rigoureux, autonome, avec un sens de l'organisation. Vous maîtrisez l'ensemble des outils et méthodologie : - Maitrise du flot de conception FPGA (synthèse/P&R) - Développement VHDL/Verilog - Simulation sous modelsim - Maitrise STA - Scripting (Python) - Standard de développement en environnement contraint (DO254, SIL, ECSS) Vous avez des connaissances : - Protocole de communication (AXI/AHB/APB) - Connaissance en versionning (GIT/SVN) Langue(s) : anglais opérationnel (C1 minimum) RESUME DE L'OFFRE - CDI à pouvoir rapidement - Location : Sèvres (Paris) - De formation Ingénieur ou Bac+5 en électronique, vous justifiez d'au moins 10 années d'expérience dans sur un poste similaire - Vous disposez idéalement d'une première expérience dans le secteur spatial - Salaire : selon profil