Descriptif du poste: Intégré(e) à une équipe projet experte, vous interviendrez sur des développements FPGA / SoC complexes, depuis la définition de la stratégie de vérification jusqu'à la validation finale : * Définir la stratégie de vérification en lien avec l'architecture et les exigences système * Développer et maintenir des environnements de vérification en SystemVerilog / UVM * Écrire des tests fonctionnels, scénarios complexes et assertions (SVA) * Mettre en œuvre la vérification basée sur la couverture (functional & code coverage) * Participer aux revues de spécifications, d'architecture et de code RTL * Analyser les anomalies détectées en simulation * Contribuer à l'amélioration continue des méthodologies de vérification * Interagir étroitement avec les équipes design, validation, logiciel et système Selon votre niveau, vous pourrez également : * Être référent technique sur la vérification * Encadrer techniquement des ingénieurs plus juniors * Participer aux choix méthodologiques et outils L'agence de rattachement de cette offre se situe à Toulouse. Profil recherché: Formation Diplôme d'ingénieur ou équivalent (électronique, microélectronique, systèmes embarqués) Compétences techniques indispensables * Très bonne maîtrise de SystemVerilog * Expérience significative de la méthodologie UVM * Solide compréhension des architectures FPGA / SoC * Pratique des outils de simulation (Questa, VCS, Xcelium.) * Connaissances en protocoles standards (AXI, AHB, APB, PCIe, Ethernet, etc.) * Maîtrise des concepts de coverage, assertions, constrained random Compétences appréciées * Expérience en vérification formelle * Connaissances en VHDL / Verilog RTL * Scripting (Python, Tcl, Bash) * Environnement Linux * Expérience multi-projets ou contexte critique (aéro, spatial, défense) Qualités personnelles * Rigueur et sens du détail * Esprit d'analyse et de synthèse * Goût pour les environnements techniques complexes * Esprit d'équipe et bonne communication * Curiosité technologique et volonté de progresser